IPSEC и фильтрация трафика

DPI решение UNIFIED FLOW для ускорителей Акселтех FPGA PCIe:

  • 1-10G, 40G, 100G Ethernet, SDH/SONET, OTN, FibreChannel.
  • Гибкий модуль State-less и Stateful DPI с использованием ОЗУ.
  • Шина кеширования и управления потоками данных 1 Тбит/с dropless.
  • Фильтрация и отбор данных на матрице по DPI-признакам.
  • Число обрабатываемых правил: 512-8192.
  • Предельное число пакетов в сек: 50-200 MPPS.
  • Загрузка на CPU до 100 Гбит/с и использованием 16 очередей.
  • Трафик на PCIe Gen 3x.

Решение не находится под санкционными ограничениями и не требует экспортного лицензирования). Аппаратура разработки и производства РФ.

Сжатие данных GZIP

IPSEC (шифрование ГОСТ “Кузнечик”):

Текущая реализация IP-ядра позволяет шифровать данные с пропускной способностью 41 Gbit/s.

На ускорителе установлена FPGAArria 110AX115, ресурсоемкость IP-ядра шифрования составляет около 10% ресурсов FPGA.

Алгоритм реализован под стандартом OpenCL, что позволяет гибко модифицировать код.

Стандарт OpenCL позволяет поддерживать условно неограниченное число ускорителей на хост-CPU по PCIe

Решение не находится под санкционными ограничениями и не требует экспортного лицензирования). Аппаратура разработки и производства РФ.

Связь с нами

121205, Россия, г. Москва, Территория Сколково инновационного центра, Бульвар Большой, д. 42-1 (Технопарк 3.282)
+7 (495) 181-00-86