Портативная ускорительная OpenCL-станция на базе IntelFPGA Arria 10
Основные элементы управления моноблока
Состав моноблока
Ускоритель Euler Line
- FPGA: 10AX115H4F34 - 1150K LE, 12.5Gbit
- FPGA массив логики Arria 10 GX:
- LEs (K): 1150 ALMs: 427 200
- Memory M20K: 54 260
- Memory MLAB: 12 984
- DSP blocks: 1518
- 18x19 Multiplier: 3036
- Производительность: до 1.5 Tflops
- LINK: PCIe Gen. 2/3 x8 lanes
- MEMORY HILO: 4GB-DDR4/4GB-DDR3/QDRIV/RLDRAM/Custom
- MEMORY: DDR4 SO-DIMM 8 - 16GB
- NETWORK: 1Gb RJ45, 2x10Gb SFP+
- Размеры платы: PCIe card half size
- Cовместимость с Intel OpenCL Compiler, BSP
Материнская плата Lagrange Pico-ITX
- Разработана и производится в России
- Модульная платформа Qseven 1.2 и 2.0
- Центральный процессор AMD System-on-Chip
- 2.0 ГГц CPU
- 4 ядра x86
- 2 Мб L2 Cache
- TDP 25 Вт
- Интегрированное видео GPU HD 8400E 600МГц
- ОЗУ 2-4 Гб DDR3-1600
- Программируемый контроллер STM32
- Разъемы USB 2.0: 4 на плате, 2 внешних
- Разъем Ethernet 1G
- Разъем HDMI
- Разъем PCIe, mini PCIe, mSata
- Внешние разъемы: 2x RS232, CAN
- Компактный форм-фактор Pico-ITX (100x72 мм)
Программное обеспечение
- OC CentOS Linux
- Пакет IntelFPGA Run-time Environment
- Пакет Euler Line OpenCL BSP
- Тестовый пример алгоритма перебора на основе DES, реализация на OpenCL:
- 20 асинхронных ядер
- до 25 млн сочетаний / c
Портативная ускорительная OpenCL-станция на базе IntelFPGA Arria 10
Портативная ускорительная OpenCL-станция на базе IntelFPGA Arria 10
Скачать флаер в формате PDF
Скачать